Strong Middle/Senior FPGA/DSP

Что предстоит делать

<p><strong>Infozahyst</strong> — частный научно-производственный центр, лидер в области радиоэлектронной разведки на территории Украины.</p><p>Приглашаем <strong>Strong Middle/Senior FPGA/DSP</strong> присоединиться к нашей команде.</p><p><strong>Необходимые навыки:</strong></p><ul><li>Опыт 2+ года реализации DSP-алгоритмов для FPGA, ASIC или специализированных DSP-процессоров</li><li>Опыт работы с алгоритмами для обработки радиосигналов (обнаружение сигналов, определение характеристик, демодуляция и т.д.)</li><li>Опыт работы с SDR трансиверами, в частности реализации DSP алгоритмов с использованием популярных SDR приемников</li><li>Опыт разработки цифрового дизайна для FPGA или ASIC<br><ul><li>Владение языками описания цифровых схем и верификации Verilog / SystemVerilog</li><li>Знание интерфейсных шин, в т.ч. memory-mapped (Avalon, AXI-4) и streaming (AXI-S, Avalon-ST)</li><li>Умение работать с timing constraints для FPGA и отлаживать проблемы, связанные с таймингами</li></ul></li><li>Владение MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)</li><li>Владение Python не ниже уровня написания скриптов. Базовое знание matplotlib, numpy, pandas.</li><li>Уверенный пользователь git, OS Linux, корпоративных инструментов (Jira, Confluence, Slack и т.д.).</li></ul><p><strong>Будет плюсом:</strong></p><ul><li>Инструменты для быстрой реализации алгоритмов и автоматической генерации кода (DSP Builder или System Generator for DSP/Vitis Model Composer; HDL Coder)</li><li>Опыт работы с SoC (Cyclone V SE, Arria 10 SX, Zynq и т.д.) и/или soft-core процессорами (Risc-V, Nios II, MicroBlaze или другие)</li><li>Понимание языка программирования C и особенностей написания встроенного ПО</li><li>Опыт взаимодействия с Embedded Linux и системами сборки buildroot, yocta и т.д.</li><li>Опыт работы с высокоскоростными интерфейсами (JESD204b, 10G Ethernet и т.д.)</li><li>Методология модельно-ориентированного проектирования</li></ul><p><strong>Основные задачи:</strong></p><ul><li>Реализация алгоритмов DSP на FPGA</li><li>Разработка и верификация цифрового дизайна</li><li>Отладка разработанных алгоритмов на аппаратных стендах</li><li>Подготовка моделей в Matlab/Simulink для автоматической генерации кода для FPGA</li><li>Описание высокоуровневых моделей систем в Matlab</li></ul><p><strong>Мы предлагаем:</strong></p><ul><li>Возможность бронирования сотрудников в соответствии с действующим законодательством;</li><li>Работу в стабильной компании;</li><li>Комфортную и современную офисную инфраструктуру;</li><li>Конкурентную оплату труда;</li><li>5-дневную рабочую неделю с 8-часовым рабочим днем в промежутке 9:00-20:00;</li><li>Мы поддерживаем личное и профессиональное развитие наших сотрудников, предоставляем возможности для обучения и осуществляем его компенсацию.</li><li>Мы заботимся о здоровье наших сотрудников, предоставляя медицинское страхование, 24 календарных дня оплачиваемого отпуска и 100% покрывая больничные.</li><li>Открытость к новым идеям и подходам, здоровая коммуникация внутри команды;</li><li>Уникальные и интересные проекты;</li><li>Причастность к делу, которое приближает нашу победу!</li></ul> <div> <a href="https://jobs.dou.ua/companies/infozahyst/vacancies/331377/#reply-btn-id">Откликнуться на вакансию</a> </div>