Перейти к содержимому

IT вакансии в Казахстане

Ищите вакансии и переходите к работодателю без регистрации.

5
«Verilog»
Обновляем вакансии
П
ПРМ Дев
1 мес. назад

Разработчик RTL / FPGA (Verilog, C)

~1 120 000 – 2 209 156 ₸ оценка по всем рынкам

Нужен инженер по разработке RTL и FPGA: проектирование и отладка логики на Verilog, интеграция IP-ядер, реализация интерфейсов и протоколов, а также управляющее ПО на C для Xilinx. Работа включает оптимизацию высокоскоростных трактов передачи данных. Условия, компания и уровень оплаты в тексте не указаны.

Verilog RTL FPGA +5
junior cr
R
Renesas
1 нед. назад

QA инженер (тестирование desktop-приложений)

~631 470 – 1 260 000 ₸ оценка по стеку, все рынки

Renesas ищет QA-инженера для тестирования кросс-платформенных desktop-приложений Go Configure Software Hub (GreenPAK Designer, ForgeFPGA Workshop), написанных на C++/Qt. Нужно анализировать требования, составлять и выполнять тест-планы, вести тестовую документацию, работать с TestRail/TestLink, Jira/Redmine, Git/GitLab и Jenkins. Предлагают фиксированный контракт на 6 месяцев с возможностью продления, частичную занятость 10 часов в неделю, гибкий график и оплачиваемый отпуск 14 дней.

QA тестирование TestRail +14
middle Львів dou
YADRO
Y
YADRO
2 нед. назад

RTL-инженер

~1 120 000 – 1 680 000 ₸ оценка

Разработка процессорных IP-ядер RISC-V для серверов, сетевого оборудования и систем хранения. Нужен опыт RTL-разработки от 3 лет, знание Verilog/SystemVerilog и Linux. Плюсом будет опыт с помехоустойчивым кодированием, стандартами LTE/5G и Python/MATLAB.

Verilog SystemVerilog RTL +6
middle hc
Ф
ФОП Лаврів
1 мес. назад

FPGA дизайнер/Інженер цифрової обробки сигналів

~1 607 929 ₸ оценка по стеку, все рынки

Розробка FPGA-дизайну для системи стабілізації зображення та стеження, з фокусом на обробку відеосигналів у реальному часі. Потрібен досвідчений інженер з глибокими знаннями VHDL/Verilog, DSP та інструментів Xilinx/Altera. Працювати доведеться в тісній співпраці з командами апаратного та програмного забезпечення, переносити алгоритми з C/C++/Matlab на ПЛІС.

FPGA VHDL Verilog +16
senior Івано-Франківськ dou
I
Infineon Technologies
4 мес. назад

Старший инженер по проектированию FPGA

~902 100 – ~2 255 250 ₸ (2 000 – 5 000 USD) ↑ +27%

Старший инженер по FPGA будет заниматься конвертацией ASIC в FPGA: определять ограничения дизайна, писать скрипты на Perl/Python/TCL, отлаживать RTL и работать с глобальной командой. Требуется 5+ лет опыта в цифровом дизайне на FPGA, знание Verilog/VHDL и хороший английский. Предлагается работа в Львове в международной компании.

FPGA Verilog VHDL +8
senior Львов dou

Вы просмотрели все 5 вакансий