Перейти к содержимому

IT вакансии в Казахстане

Ищите вакансии и переходите к работодателю без регистрации.

4
«Проектирование ЛВС»
Обновляем вакансии
Программный Инжиниринг и Технологии
П
Программный Инжиниринг и Технологии
1 нед. назад

Сетевой инженер

~1 102 400 – ~1 102 400 ₸ (208 000 – 208 000 RUB)

Проектирование, внедрение и сопровождение сетевой инфраструктуры распределённой компании: 10 площадок и ЦОД в Москве. Нужен опыт от 3 лет в сетевом администрировании, знание OSPF/BGP/VLAN/VPN и оборудования Cisco, Mikrotik, UserGate. Предлагают полный день, оформление по ТК РФ, возможен удалённый, офисный или гибридный формат.

сетевая инфраструктура OSPF BGP +20
senior удал. hh
C
Ciena
1 д. назад

Ведущий инженер по проектированию SerDes-передатчиков

~3 682 436 – ~5 523 875 ₸ (8 333 – 12 500 USD)

Нужен ведущий инженер для проектирования и пост-лейаут верификации высокоскоростных SerDes-передатчиков (224G/448G) на продвинутом CMOS. Предстоит работать в связке с системными, layout- и валидационными командами, а также наставлять младших инженеров. Это роль в области проектирования микроэлектроники, а не разработки ПО.

SerDes 224G 448G +4
lead cr
ООО «Норникель Спутник»
О
ООО «Норникель Спутник»
2 нед. назад

Эксперт по проектированию беспроводных сетей pLTE/LTE

~980 500 – 1 878 118 ₸ оценка

Нужен эксперт по беспроводным сетям связи для проекта частной сети pLTE на площадках «Норильского никеля». От вас ждут профильного технического образования, глубокого знания базовых станций GSM/LTE, архитектуры LTE и IP-сетей, протоколов передачи данных и опыта проектирования сетей pLTE, LTE/5G NSA, VoLTE. Заниматься будете разработкой техрешений и ТЗ на сеть связи, контролем подрядчиков по проектной документации и сдачей проекта заказчику. Предлагают работу в крупной федеральной компании, оформление по ТК РФ, ДМС, премию по итогам года и график 9:00–18:00.

телеком LTE pLTE +7
senior удал. hh
I
Infineon Technologies
3 мес. назад

Старший инженер по проектированию FPGA

~883 820 – ~2 209 550 ₸ (2 000 – 5 000 USD) ↑ +16%

Старший инженер по FPGA будет заниматься конвертацией ASIC в FPGA: определять ограничения дизайна, писать скрипты на Perl/Python/TCL, отлаживать RTL и работать с глобальной командой. Требуется 5+ лет опыта в цифровом дизайне на FPGA, знание Verilog/VHDL и хороший английский. Предлагается работа в Львове в международной компании.

FPGA Verilog VHDL +8
senior Львов dou

Вы просмотрели все 4 вакансии